BUSQUEDA DE PROFESOR PARA ARQUITECTURA DE COMPUTADORAS II

Busqueda de profesor de la materia "ARQUITECTURA DE COMPUTADORAS II" correspondiente a la carrera de Ingenieria en sistemas . El temario es el siguiente: CONTENIDO
UNIDAD 1: INTRODUCCIÓN A LAS ARQUITECTURAS DE 64 bits
Introducción arquitecturas ARM; Diferencias respecto a la arquitectura de 32 bits de un ciclo. Criterios y restricciones de diseño; Arquitecturas CISC vs. RISC.
UNIDAD 2: SEGMENTACIÓN DE CAUCE (PIPELINE) Concepto de pipelining; Segmentación de un procesador ARM de 64 bits; Hazard: de datos, estructurales y de control; Técnicas de manejo de hazard a nivel compilador y dinámicas: Stall,
Forwarding-stall.
UNIDAD 3: SISTEMAS DE MEMORIA
Tecnologías de memorias semiconductoras; Clasificación; Performance; Organización y direccionamiento; Mapa de memoria; Lógica de codificación; Organización jerárquica de memorias.
UNIDAD 4: CACHE Principio de localidad de las referencias: espacial y temporal; Memoria CACHE; Criterios de
correspondencia: Directa, Full Asociativa; Asociativa por conjuntos; Criterios de sustitución; Niveles.
UNIDAD 5: ENTRADA/SALIDA Y EXCEPCIONES Interface básica de E/S; Registros de datos, status y control; Técnicas de manejo de E/S: Pooling, Interrupciones, DMA; Excepción.
UNIDAD 6: PREDICCIÓN Predicción de saltos; Técnicas estadísticas; Predictores dinámicos: locales y globales; Predictores.UNIDAD 7: PROCESADOR SUPERESCALAR Concepto de paralelismo a nivel de instrucción; Procesador superescalar estático en orden;
Implementación de un procesador multiple-issue; Tipos de dependencia de datos. Técnicas de mejora de rendimiento estáticas: scheduling, register renaming, loop-unrolling.
UNIDAD 8: PROCESADORES FUERA DE ORDEN Procesador superescalar dinámico fuera de orden; Algoritmo de Tomasulo; Especulación.
UNIDAD 9: PROCESAMIENTO PARALELO Arquitecturas paralelas; Tipos de paralelismo: de instrucciones y datos; Límites del paralelismo;UNIDAD 7: PROCESADOR SUPERESCALAR Concepto de paralelismo a nivel de instrucción; Procesador superescalar estático en orden;
Implementación de un procesador multiple-issue; Tipos de dependencia de datos. Técnicas de mejora de rendimiento estáticas: scheduling, register renaming, loop-unrolling.